本文摘要：现在的电子产品＆设备，我们应用于开关电源方式除了效率以外，3组或者待机功耗也显得更加最重要了！这不仅是因为各种各样的能效标准的继续执行，也符合实际应用于的市场需求；尤其对于一些电子电器甚至大部分的用电设备都必须长时间工作在待机状态。我们用AC／DC的开关电源系统，有所不同的产品应用于拒绝不一样，有500mW、300mW、再行到100mW，后面还不会拒绝充电器超过10mW以下功耗拒绝！我以FLY为例来展开理论和实际的测试分析。

现在的电子产品＆设备，我们应用于开关电源方式除了效率以外，3组或者待机功耗也显得更加最重要了！这不仅是因为各种各样的能效标准的继续执行，也符合实际应用于的市场需求；尤其对于一些电子电器甚至大部分的用电设备都必须长时间工作在待机状态。我们用AC／DC的开关电源系统，有所不同的产品应用于拒绝不一样，有500mW、300mW、再行到100mW，后面还不会拒绝充电器超过10mW以下功耗拒绝！我以FLY为例来展开理论和实际的测试分析。

1．分析及测试原理图输出部分损耗1．脉冲电流导致的共模电感T的内阻损耗增大必要设计共模电感，还包括线径和匝数对待机功耗也不会有协助2．静电电阻上的损耗；在合乎安规的前提下增大静电电阻的阻值3．热敏电阻NTC上的损耗；在合乎其他指标的前提下增大热敏电阻的阻值这里仅次于的损耗就来自于X电容静电的电阻。大部分的安规标准都拒绝1s内把X电容的电压放在安全电压以下。这样容值越大，静电的电阻就就越小，损耗也就越大。

荐个例子，0．47uF的电容并联3．3M的电阻，230Vac条件下的3组损耗就有～18mW。4．整流桥的后面在母线上不会有几个高压器件，必须特别注意溢电流的大小！300V的母线每10uA就产生3mW的损耗。半导体器件一般来说都就让，比如整流桥、MOSFET，变频器时的漏电基本都在1uA以下。高温情况下不会大一些；但在3组损耗基本也只看常温条件，没阻抗电路本身也没有热量产生。

电解电容的漏电在有些情况下就无法忽视了，电容越大溢电流就越强劲，基本上是和CV成正比关系的。而且电容的质量参差不齐，质量劣的电容溢电流要大好几倍。可以测试一下如果超过10uA这个数量级了用于的时候就要小心一些了。

5．对于开关电源IC－FLY我们无意要做到较低待机功耗；最少要再行一个有内置高压启动电流源的掌控芯片！如果真为没的话，也最少必须外搭乘一个。一些没高压插槽的芯片也获取一个掌控插槽来相连外置的高压电源管；这样系统的BOM不会简单一些了！本测试原理的掌控方式如下：芯片本身的功耗是Icc＊Vcc／？。Icc是工作电流，Vcc是工作电压，？是切换效率。因为芯片平稳工作的工作电压一般都来自辅助绕组，所以？各不相同电源频率和功率电路的设计，后面也不会相继提及影响切换效率的一些因素。

目前我理解的趋势分析，AC／DC类的功能电源芯片，只要功能不是尤其简单的，Icc都应当能做uA这个数量级。只有一些很简单的芯片，比如PFC＋LLCcombo这种，或是大功率电源中所使用的数字芯片耗电量才不会在mA级别。尤其大功率的电源有时不会取样辅助电源的方式来解决问题待机功耗！！Vcc则是各不相同辅助绕组的设计。

为了是芯片功耗最小化，设计的时候当然不应使用尽可能较低的供电电压。只是要留意辅助绕组获取的电源一般不会随着阻抗减低而减少。必需确保Vcc在3组条件下也能维持在低于工作电压以上。芯片的掌控方式可以说道是要求待机功耗最重要的一环。

轻载或3组状态下，开关损耗在切换效率中占到主导地位。因此为了减少待机功耗，大部分电源芯片都采行轻载降频的掌控方式。FLY架构现在较为风行的一种复合控制模式：牵引时使用PWM，随着阻抗减低频率上升，在相似3组的区域使用Burst的工作模式更进一步减少电源频率（如上图示）！这种掌控方式在实际应用于中有一个对立必须考虑到。

理论上来说维持仅次于的ipk可以在3组状态下取得低于的电源频率（1／2＊Lm＊ipk＾2＊fs）。但电源频率在20kHz一下就不会有噪音的问题，从这个角度来看就必须ipk越小越好。因此在实际应用于的时候就必须寻找最佳化的设计了。实质上Burst的方式也有一些细节是值得注意的。

间隔100ms连出10个电源和每10ms出有一个电源，看上去平均值频率是一样的，但切换效率不会会有差异呢？留意是不会有一些区别的。请求注目下面的测试Data！！留意：FLY电源中，有RCD钳位电路中的能量每次Burst都是充满著再放完了的，这样的话倒数出有的电源数多一点不会较为好。

LLC的情况不会不一样，因为LLC的Burst基本前一两个周期把能量早已都输入来了，后面再行电源基本上只剩励磁电流了，换句话说后面出有的电源都是在做到无用功，除了产生开关损耗外没有别的了。这样就是连出的电源数少一点不会较为好！！6．变压器的损耗由于待机时有效地工作频率很低，并且一般限流点较小，磁通变化小，磁芯损耗较小，对待机影响并不大，但绕组损耗是不能忽视的。

变压器绕组引发的损耗；绕组的层与层之间的分布电容的充放电损耗（分布电容在电源MOS管变频器时电池，在电源MOS管通车时静电引发的损耗。）当测试mos管电流波形时，刚刚打开的时候有个电流尖峰主要由变压器分布电容引发。提高方法：在绕组层与层之间特绝缘胶带，来增加层间分布电容。

7．电源管MOSFET上的损耗mos损耗还包括：导通损耗，开关损耗，驱动损耗。其中在待机状态下仅次于的损耗就是开关损耗。

提高办法：减少电源频率、用于变频芯片甚至跳跃频芯片（在3组或较轻阻抗的情况下芯片转入间歇式波动）8．整流管上的吸取损耗输入整流管上的结电容与整流管的吸取电容在电源状态下引发的尖峰电流光线到原边返路上，引发的开关损耗。另外还有吸取电路上的电阻充放电引发的损耗。提高方法：在其他指标容许的前提下尽可能减少吸取电容的容值，减少吸取电阻的阻值。

当然还有整流管上的开关损耗、导通损耗和反向恢复损耗，这应当在容许的情况下尽可能自由选择导通压减少和反向恢复时间较短的二极管。

本文来源：南宫28圈官网-www.kubernetek.com